

Inhalt

1	Fertigungstechnik.....	13
1.1	Allgemeine Angaben.....	13
1.1.1	Masseinheiten.....	13
1.1.2	Normen.....	13
1.1.2.1	Bezugsquellen für IPC-Normen:.....	13
1.1.2.2	Wichtige IPC-Normen.....	13
1.1.2.3	IPC-Klassen.....	13
1.2	Leiterplatten-Technologie.....	14
1.2.1	Vorgaben für die Leiterplattenfertigung.....	14
1.2.2	Basismaterial.....	14
1.2.3	Schichtaufbau.....	14
1.2.4	Dokumente und Daten.....	14
1.2.5	Null- oder Referenzpunkt.....	15
1.2.6	Beschriftungen.....	15
1.2.7	Leiterplattenformate.....	16
1.2.8	Abmessungen.....	16
1.2.9	Nutzentechnik.....	16
1.2.9.1	Nutzenränder.....	16
1.2.9.2	Nutzentrennung.....	16
1.2.10	Sollbruchstellen.....	17
1.2.10.1	Ritztechnik.....	17
1.2.10.2	Trennfräsung mit Steg.....	17
1.2.11	Aufnahmebohrungen (Fanglöcher).....	18
1.2.12	Lötstopplack.....	18
1.2.13	Referenzmarken (Fiducials).....	19
1.2.14	Freihaltezonen am Leiterplattenrand (SMD).....	19
1.2.14.1	Leiterplatten ohne Nutzen- oder Transportrand.....	19
1.2.14.2	Leiterplatten mit Nutzen- oder Transportrand.....	20
1.2.14.3	Baugruppen für Vakuumadapter.....	21
1.2.15	Blindleiter.....	21
1.2.16	Impedanzgeführte Leitungen.....	21
1.2.17	Abdeckverfahren bei Leiterplatten.....	22
1.3	Layout-Regeln.....	22
1.3.1	Allgemeines.....	22
1.3.2	Technologie.....	22
1.3.3	Beschriftungen.....	23
1.3.4	Reine SMT- Baugruppen.....	23
1.3.5	Layoutempfehlungen zu SMD-Bauelementen.....	24
1.3.5.1	Allgemeines.....	24
1.3.5.2	Chip-Bauelemente.....	24
1.3.5.3	Fine Pitch.....	26
1.3.5.4	Ball Grid Arrays (BGA) und Chip Scale Package (CSP).....	26
1.3.6	Verbindungen zwischen Pads und Durchplattierungen.....	28
1.3.7	Durchplattierungen und SMD-Pads in Kupferflächen.....	28
1.3.8	Mischbestückte Baugruppen.....	29
1.3.8.1	Regeln.....	29
1.3.8.2	Dimensionierung von Lotfallen.....	30
1.3.8.3	Überhang und Abstände.....	30
1.3.9	Axiale Bauelemente.....	30
1.3.10	Stecker in Einpresstechnik.....	30
1.3.11	Gelötete Stecker.....	31
1.3.12	Lötterminale.....	31
1.4	Designregeln für Selektivlöten.....	31
1.4.1	Grösse des Transportguts (Leiterplatte, Nutzen oder Lötmaske).....	31
1.4.2	Randabstände der Bauelemente auf der Bestückseite.....	31
1.4.3	Randabstände der Bauelemente auf der Lötseite.....	32
1.4.4	Abstandsregeln Lötstellen.....	32

1.4.5	Abstandsregeln Stecker	33
1.4.6	Orientierung der SMD-Bauelemente	33
1.4.7	Einsatz von Lötmasken	33
1.5	Designregeln für schutzlackierte Baugruppen.....	34
1.5.1	Einleitung	34
1.5.2	Designregeln für das automatisierte Schutzlackieren	34
1.5.2.1	Kritische Bauelemente	34
1.5.2.2	Kapillarwirkung	35
1.5.2.3	Abstände und Lackiergrenzen beim Formbecher-Lackieren	35
1.5.2.4	Abstände und Lackiergrenzen beim Druckfluss-Lackieren.....	36
1.5.3	Manuelles Lackieren	36
1.5.3.1	Sprüh-Lackieren	37
1.5.3.2	Pinsel-Lackieren.....	37
1.5.3.3	Manuelles Tauchlackieren („Eintauchen“)	37
1.5.4	Nachbearbeitung.....	37
1.5.5	Lack-Arten und Eigenschaften	37
1.5.5.1	Dickschichtlacke (Schichtdicke >300µm)	37
1.5.5.2	Dünnschichtlacke (Schichtdicke <300µm).....	37
1.5.5.3	Weitere Unterscheidungen der Lackarten	37
2	Prüftechnik	40
2.1	Einleitung und Begriffe	40
2.2	Entscheidungen zur Prüfung im Entwicklungsprozess.....	41
2.3	Das richtige Prüfverfahren	41
2.3.1	Formaler Ansatz bei Normalprüfungen	41
2.3.2	Funktionaler Ansatz bei Funktionsprüfungen	41
2.3.3	Auswahl des „richtigen“ Prüfverfahrens	42
2.4	Dokumentation der Prüfergebnisse.....	42
2.5	Notwendige Unterlagen.....	43
2.6	Testpunktgrößen	43
2.7	Designregeln für Flying Probe Test.....	44
2.7.1	Allgemeines.....	44
2.7.2	Systemeigenschaften.....	44
2.7.3	Prüfbare Bauteile	45
2.7.4	Messzugriffe.....	45
2.7.5	Regel zur Bestimmung der Prüfpunkte	45
2.7.5.1	Kontaktierungsseite.....	45
2.7.5.2	Durchkontaktierungen	45
2.7.5.3	Leiterbahnaussparungen.....	46
2.7.5.4	Lötpads	46
2.7.5.5	Prüfpads.....	46
2.7.6	Mindestabstände.....	46
2.7.6.1	Kontaktierungsflächen.....	46
2.7.6.2	Bauelemente zu Kontaktierungsfläche	46
2.7.7	Bauteilhöhe	46
2.7.8	Marker.....	46
2.7.9	Anordnung der Proben auf dem Flying Probe Tester	47
2.7.10	Anordnung der Prüfpunkte	48
2.8	Designregeln für Incircuit-, Kombi- und Boundary Scan – Test.....	49
2.8.1	Standard-Adaptionssysteme	49
2.8.1.1	Anforderungen an Prüfpunkte	49
2.8.1.2	Nadelgrößen und Abstandsregeln	49
2.8.1.3	Abstand Bauelemente - Prüfpunkte.....	50
2.8.1.4	Abstand Leiterplattenrand – Prüfpunkte	50
2.8.1.5	Bauelement-Höhe	50
2.8.2	Fine Pitch Starnadel-Adaptersysteme.....	50
2.8.2.1	Einleitung	50
2.8.2.2	Funktionsprinzip	50
2.8.3	Anforderungen an Aufnahmelöcher	51
2.8.4	Anforderungen an die Netzabdeckung.....	52
2.8.5	Niederohmige Widerstände.....	52
2.8.6	Anforderungen an Vakuumdichtheit.....	52
2.8.7	Bausteinspezifische Anforderungen.....	52
2.8.7.1	FPGAs.....	52
2.8.7.2	Anforderungen an Boundary Scan - fähige Bausteine	52
2.8.7.3	Steuerleitungen	52
2.8.7.4	Oszillatoren	53
2.8.7.5	Spannungswandler/ -regler	53

	2.8.7.6	Batterien.....	53
	2.8.7.7	Reset-/ Supervisory-Bausteine.....	53
	2.8.7.8	Reset-Leitungen.....	53
	2.8.7.9	(S)EEPROMs.....	54
	2.8.7.10	Buffer / Treiber für Adress- und Datenleitungen.....	54
	2.8.7.11	Prozessoren DMA.....	54
	2.8.7.12	Interruptcontroller.....	54
	2.8.7.13	Tristate-fähige Bausteine.....	54
	2.8.7.14	Programmierbare Teiler.....	55
	2.8.7.15	Auftrennung von Signalleitungen.....	55
2.9		Designregeln für Funktionstest.....	55
	2.9.1	Messzugriffe und Adaption.....	55
	2.9.2	Wann ist eine Funktionsprüfung sinnvoll.....	55
	2.9.3	Arten von Funktionsprüfungen.....	55
	2.9.3.1	Funktionsprüfung integriert im ICT (Kombitest).....	55
	2.9.3.2	Funktionsprüfsystem „Sokrates“.....	56
	2.9.3.3	Stand-Alone Funktionsprüfsystem („KPS“).....	57
	2.9.3.4	Funktionsprüfsystem „Mobile“.....	58
	2.9.4	Erstellen einer Prüfdatentabelle.....	58
	2.9.4.1	Beispiel einer Prüfdatentabelle.....	59
	2.9.5	Built In Onboard Self Test (BOST).....	59
2.10		Hinweise zu beigestellten Prüfmitteln.....	60
	2.10.1	Vorbereitung.....	60
	2.10.2	Bereitstellung / Übergabe.....	60
	2.10.3	Dokumentation der Prüfergebnisse.....	60
2.11		BOST-Spezifikation.....	61
	2.11.1	Aufbau und Einsatzgebiete.....	61
	2.11.2	Schnittstelle.....	61
	2.11.3	Hochlauf.....	62
	2.11.4	Kommunikation zwischen BOST und Testsystem.....	62
	2.11.5	Jobcodes.....	64
	2.11.6	Parameter und Werte.....	64
	2.11.7	Testresultat.....	64
2.12		Qualitätsdaten – Managementsystem QDM-Pro.....	65
	2.12.1	Einleitung.....	65
	2.12.2	Rückverfolgbarkeit.....	65
	2.12.3	Wichtigste Features.....	66
	2.12.4	Daten.....	67
	2.12.5	Dokumente.....	68
	2.12.5.1	Werksbescheinigung (2.1).....	69
	2.12.5.2	Werkszeugnis (2.2).....	69
	2.12.5.3	Abnahmeprüfzeugnis (3.1).....	69
	2.12.5.4	Datenexport.....	70
2.13		Dokumentation der Prüfergebnisse (QDM-Pro – Schnittstellendefinition).....	70
	2.13.1	Definitionen.....	70
	2.13.2	Administration.....	70
	2.13.3	Prüfprotokolle.....	70
	2.13.4	Referenzierung der Baugruppen.....	71
	2.13.5	Struktur der Prüfprotokoll-Datei.....	71
	2.13.6	Header-Bereich in der Prüfprotokoll-Datei.....	71
	2.13.7	Protokoll-Kopf in der Prüfprotokoll-Datei.....	72
	2.13.8	Prüfungs-Informationen in der Prüfprotokoll-Datei.....	73
	2.13.9	Beispiele.....	76
	2.13.9.1	GUT-Protokoll ohne Mess-Daten.....	76
	2.13.9.2	GUT-Protokoll mit Mess-Daten, jedoch nicht für Zertifikate.....	77
	2.13.9.3	GUT-Protokoll mit Mess-Daten für Zertifikate.....	78
	2.13.9.4	GUT-Protokoll mit Mess-Daten für Messwert-Tabelle und Zertifikate.....	79
	2.13.9.5	FEHLER-Protokoll mit Diagnosedaten.....	80
3		Life Cycle Management.....	82
	3.1	Bauelemente – Vorzugsliste (BVL).....	82
	3.1.1	Situation.....	82
	3.1.2	Dienstleistungsnutzen.....	82
	3.1.3	Vorgehen.....	83
	3.2	End of Life (EOL) – Service.....	83
	3.2.1	Situation.....	83
	3.2.2	Dienstleistung.....	83
	3.2.3	Nutzen / Aktivität.....	83

	3.2.4	Vorgehen	84
	3.2.5	Risiko-Indikator	84
4		Checklisten Produktentwicklung.....	86
	4.1	Checklisten Designphase Stromlauf	87
	4.1.1	Grunddaten	87
	4.1.1.1	Baugruppe / System.....	87
	4.1.1.2	Beurteilte Bereiche.....	87
	4.1.1.3	Grundlagen/Grunddaten für die Beurteilung.....	87
	4.1.1.4	Entscheid	87
	4.1.2	Checkliste Designphase Stromlauf: Entwicklung	88
	4.1.3	Checkliste Designphase Stromlauf: Leiterplatten-Konstruktion.....	90
	4.1.4	Checkliste Designphase Stromlauf: EMV und Produktsicherheit	91
	4.1.5	Checkliste Designphase Stromlauf: Einkauf und Logistik	92
	4.1.6	Checkliste Designphase Stromlauf: Fertigungstechnik	93
	4.1.7	Checkliste Designphase Stromlauf: Prüftechnik.....	94
	4.2	Checklisten Designphase Layout.....	96
	4.2.1	Grunddaten	96
	4.2.1.1	Baugruppe / System.....	96
	4.2.1.2	Beurteilte Bereiche.....	96
	4.2.1.3	Grundlagen/Grunddaten für die Beurteilung.....	96
	4.2.1.4	Entscheid	96
	4.2.2	Checkliste Designphase Layout: Leiterplatten-Konstruktion und Layout.....	97
	4.2.3	Checkliste Designphase Layout: EMV und Produktsicherheit.....	99
	4.2.4	Checkliste Designphase Layout: Einkauf und Logistik	101
	4.2.5	Checkliste Designphase Layout: Fertigungstechnik.....	102
	4.2.6	Checkliste Designphase Layout: Prüftechnik	104
	4.3	Checklisten Überprüfung Erstmuster	105
	4.3.1	Grunddaten	105
	4.3.1.1	Baugruppe / System.....	105
	4.3.1.2	Beurteilte Bereiche	105
	4.3.1.3	Grundlagen/Grunddaten für die Beurteilung.....	105
	4.3.1.4	Entscheid	105
	4.3.2	Checkliste Überprüfung Erstmuster: Fertigungstechnik Baugruppe.....	106
	4.3.3	Checkliste Überprüfung Erstmuster: Fertigungstechnik Systeme	108
	4.3.4	Checkliste Überprüfung Erstmuster: Prüftechnik.....	109
	4.4	Checkliste zur Übergabe der Daten an die Fertigung und den Einkauf	110
	4.4.1	Grunddaten	110
	4.4.1.1	Baugruppe / System.....	110
	4.4.1.2	Beilagen	110
	4.4.2	Checkliste Daten-Übergabe	111
5		Übersicht über die Cicor Technologies Group.....	114
	5.1	PCB Division	115
	5.1.1	Cicorel.....	115
	5.1.2	Photochemie	115
	5.2	Microelectronics Division.....	115
	5.2.1	Reinhardt Microtech	115
	5.2.2	RHe Microsystems	115
	5.3	EMS Division.....	115
	5.3.1	Swisstronics	116
	5.3.2	System	116
	5.3.3	Systronics.....	116
	5.3.4	ESG	116